Explora I+D+i UPV

Volver atrás Proyecto

DISEÑO E IMPLEMENTACION SOBRE FPGA DE LA CAPA FISICA DE UN RECEPTOR PARA EL ESTANDAR DE REDES DE DATOS INALAMBRICAS HIPERLAN 2

Instituto Universitario de Telecomunicación y Aplicaciones Multimedia

Compartir
Año de inicio

2000

Organismo financiador

UPV. VICERRECTORADO DE INVESTIGACIÓN, DESARROLLO E INNOVACION

Tipo de proyecto

INV. COMPETITIVA PROYECTOS

Responsable científico

Almenar Terré Vicenç

Resumen