Volver atrás Publicación
Canet Subiela María José, Vicedo Roman Felip, Almenar Terré Vicenç, Valls Coquillat Javier, Rodrigues de Lima Eduardo, Angarita Preciado Fabian Enrique
2004
DISEÑO HARDWARE DE LA ETAPA DE SINCRONIZACIÓN PARA HIPERLAN 2 BASADO EN FPGA
