Explora I+D+i UPV

Volver atrás Publicación

IMPLEMENTACIÓN EN FPGA DE UN CODIFICADOR-DECODIFICADOR DE VITERBI PARA HIPERLAN 2

Compartir
Autores UPV

Año

CONGRESO

IMPLEMENTACIÓN EN FPGA DE UN CODIFICADOR-DECODIFICADOR DE VITERBI PARA HIPERLAN 2