Soluciones para la nueva generación de procesadores multinúcleo

La introducción de nuevos procesadores con múltiples núcleos está creando nuevos problemas que requieren soluciones eficientes. La capacidad de aumentar los núcleos de los procesadores está limitada por la eficacia de las redes que los intercomunican entre ellos y el ordenador. Nuestra solución facilita la gestión de los recursos de las redes de interconexión dentro del chip (de entre 32 y 64 núcleos), mediante técnicas desarrolladas por nuestro grupo. El Grupo de Arquitecturas Paralelas atesora una amplia experiencia en campos como la Evaluación de topologías para dentro del chip; el diseño combinado de técnicas de comunicación en redes en chip y protocolos de coherencia mediante técnicas eficientes de comunicación colectiva en redes en chip, como realización de un soporte de comunicación colectiva en redes heterogéneas; y el desarrollo de protocolos de coherencia de memoria basado en mecanismos eficientes de comunicación para sistemas CMPs. Otros de sus campos de investigación son las técnicas de tolerancia a fallos en redes en chip, mediante desarrollo de técnicas eficientes de tolerancia a fallos originados en el proceso de fabricación, y desarrollo de técnicas eficientes de tolerancia a fallos con componentes redundantes en redes en chip, así como en Técnicas de tolerancia a la variabilidad en redes en chip. Por otra parte, el grupo produce soluciones en la mejora del ratio consumo-prestaciones en los procesadores, mediante técnicas de renombrado de bajo consumo y recuperación rápida y técnicas agresivas de gestión de registros para el uso eficiente de registros en sistemas multinúcleo y reducción del consumo en las memorias cache.